Method for Manufacturing an Electronic Component and Electronic Component

Publication: DE102016202548B3
Published: 2017-08-17
Family Size: 1
Granted: Yes (1/1)

Simple SummaryContent extracted from patent full text and abstract with AI.

The patent describes a method for manufacturing an electronic component that uses a polymer-based passivation layer on a substrate. A semiconductor chip is placed with its electrically active areas facing the passivation layer, and the layer is cured to securely bond and fix the chip. The assembly is then encapsulated in a casting compound and wiring layers are formed to connect the active regions of the chip to conductive traces. The process enhances the reliability and efficiency of electronic component fabrication.

Use CasesContent extracted from patent full text and abstract with AI.

  • Production of advanced packaged semiconductor devices
  • Manufacturing of integrated circuits with improved reliability
  • Fabrication of system-in-package or multi-chip modules
  • Manufacturing of sensors or MEMS devices with enhanced protection
  • Development of electronic modules for automotive, consumer electronics, or industrial applications

BenefitsContent extracted from patent full text and abstract with AI.

  • Improved mechanical stability and fixation of semiconductor chips
  • Enhanced electrical insulation and protection due to the polymer passivation layer
  • Increased reliability and longevity of electronic devices
  • Greater manufacturing flexibility in the order of process steps
  • Reduction in risk of damage to electrically active areas during assembly

Technical Classifications (CPCs)

Main Classifications

Electrical & Electronic Tech

Sub Classifications

Semiconductor & Solid-State Devices

CPC Codes

H10P72/74H10W70/60H10W74/019

Inventors & Applicants

Applicants

Fraunhofer Ges Forschung

Univ Berlin Tech

Patent Abstract

Die Anmeldung betrifft ein Verfahren zur Herstellung eines elektronischen Bauelements (2). Bei dem vorgeschlagenen Verfahren wird zunächst eine Passivierungsschicht (3), die ein Polymer aufweist, auf einen Träger (1) aufgebracht. Anschließend wird ein Halbleiterchip (5) auf der Passivierungsschicht (3) so angeordnet, dass elektrisch aktive Bereiche des Halbleiterchips (5) der Passivierungsschicht (3) zugewandt sind. In einem weiteren Schritt wird der Halbleiterchip (5) mit der Passivierungsschicht (3) durch ein Aushärten des Polymers stoffschlüssig verbunden zum Fixieren des Halbleiterchips (5) auf der Passivierungsschicht (3). Daraufhin wird der Halbleiterchip (5) in eine Vergussmasse (8) vergossen. In einem weiteren Schritt wird eine Umverdrahtungslage (15) hergestellt, welche die Passivierungsschicht (3) und Leiterbahnen (14) umfasst. Dieser Schritt kann vor dem Anordnen des Halbleiterchips (15) auf der Passivierungsschicht (3) oder nach dem Vergießen des Halbleiterchips (5) durchgeführt werden. Außerdem werden die Leiterbahnen (14) mit elektrisch aktiven Bereichen (7) des Halbleiterchips (5) elektrisch leitfähig verbunden.

Key Information

Publication No.

DE102016202548B3

Family ID

59410352

Publication Date

2017-08-17

Application No.

DE102016202548A

Application Date

2016-02-18

Priority Date

2016-02-18

Granted

Yes (1/1)

Possible Cooperation

For further information please contact the transfer office.